Laporan Akhir 1

Percobaan 1 Serial In/Serial Out, Paralel In/Serial Out dan Paralel In/Paralel Out Shift Register dengan Kapasitas 4 Bit

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Video Percobaan

4. Analisa

5. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

                                      

Gambar Module D'Lorenzo

Gambar  Jumper

    1. Panel DL 2203C.

    2. Panel DL 2203D.

    3. Panel DL 2203S.

    4. Jumper

3. Video Percobaan [Kembali]

4. Analisa [Kembali]

1. Analisa output yang dihasilkan tiap-tiap kondisi

    Jawab :

        Pada percobaan 1 ini terdapat 4 kondisi yang mana output yang dihasilkan pada tiap-tiap kondisi itu berbeda. Pada kondisi 1 dimana switch B3-B6 diberi logika 0, B0 dan B2 diberilogika 1 sedangkan untuk B1 = X yang mana B1 merupakan switch yang digunakan untuk menguji rangkaian pada D'Lorenzo. Ketika semua switch sudah diatur sesuai kondisi maka dapat dilihat bahwa input yang masuk pada rangkaian D'Lorenzo ini masuk secara satu persatu dan outputnya juga keluar secara satu persatu. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register SISO (Serial In Serial Out) yang mana data masuk dan data keluar mengalami pergeseran. 

        Pada kondisi 2 dimana switch B3-B6 diberi logika 0, B0 diberi logika 1 , B2 = ↓ yang berarti fall time dimana kondisinya dari 1 ke 0 dan B1 = X yang mana digunakan untuk menguji rangkaian pada D'Lorenzo. Ketika semua switch sudah diatur sesuai kondisi maka dapat dilihat bahwa input yang masuk pada rangkaian D'Lorenzo ini masuk secara satu persatu atau mengalami pergeseran sedangkan outputnya  keluar secara serentak. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register SIPO (Serial In Paralel Out) yang memiliki satu saluran masuk dan saluran keluar sejumlah Flip-Flop yang menyusunnya.

        Pada kondisi 3 dimana switch B3-B6 = X yang mana digunakan untuk menguji rangkaian pada D'Lorenzo, B1 diberi logika 0 , B0 dan B2 diberi logika 1. Ketika semua switch sudah diatur sesuai kondisi maka dapat dilihat bahwa input yang masuk pada rangkaian D'Lorenzo ini masuk secara bersamaan atau serentak sedangkan outputnya  keluar secara satu persatu atau mengalami pergeseran. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register PISO (Paralel In Serial Out) yang  mana input masuk secara serentak dan outputnya mengalami pergeseran.

        Pada kondisi  4  dimana switch B3-B6 = X yang mana digunakan untuk menguji rangkaian pada D'Lorenzo, B0 diberi logika 1 , B1 dan B2 diberi logika 0. Ketika semua switch sudah diatur sesuai kondisi maka dapat dilihat bahwa input yang masuk pada rangkaian D'Lorenzo ini masuk secara bersamaan atau serentak sedangkan outputnya juga keluar secara bersamaan atau serentak. Dapat disimpulkan bahwa pada kondisi ini terjadi shift register PIPO (Paralel In Paralel Out) yang  mana input masuk secara serentak dan outputnya juga keluar secara serentak.

2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke Flip-Flop, bandingkan output yang didapatkan.

    Jawab:

        Dapat dilihat saat clock telah dihubungkan pada rangkaian Flip-Flop dan gerbang AND dihapus maka yang terjadi pada output tidak mengalami perubahan. Hal tersebut karena pada gerbang AND yang mana terhubung ke switch B2 dan clock pada rangkaian sementara pada rangkaian Flip-Flop sehingga tidak dapat mempengaruhi output rangkaian. 

5. Link Download [Kembali]

Download file HTML [disini]

Download file video percobaan [disini]

Download datasheet JK Flipflop [disini]

Download datasheet gerbang AND [disini]

Download datasheet gerbang NAND [disini]