Laporan Akhir 2

Percobaan 3 Synchronous Binary Counter

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Video Percobaan

4. Analisa

5. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

                                      

Gambar Module D'Lorenzo

Gambar  Jumper

    1. Panel DL 2203C.

    2. Panel DL 2203D.

    3. Panel DL 2203S.

    4. Jumper

    5. IC 74193

       6. IC 74192

            IC 74192 adalah sebuah ic counter up dan juga bisa digunakan sebagai counter down yang output nya berupa data BCD (binary coded decimal) yaitu 4 buah output yang mewakili bilangan biner.

3. Video Percobaan [Kembali]

Prinsip Kerja Rangkaian :

        Pada rangkaian 3a dan 3b memiliki prinsip kerja yang hampir sama, perbedaannya terletak pada clock 3a dipasangkan secara manual. Sedangkan percobaan 3b untuk sumber clocknya memanfaatkan switch untuk merubah jalur pada sumber clocknya. Pada saat S0 nya aktif (berlogika 1) maka output yang dihasilkan akan off. Sedangkan jika pada saat PL nya mengalami aktif low maka output yang dihasilkan akan paralel dengan inputnya. Jika clock dihubungkan pada terminal UP maka output akan menghasilkan counter up, namun jika clock dihubungkan pada terminal DN maka output akan menghasilkan counter down.

4. Analisa [Kembali]

    

1. Analisa output berdasarkan IC yang digunakan

    Jawab :

        Pada percobaan 3 IC yang digunakan IC 74193 dan IX 74192 dimana pada percobaan ini sama-sama merupakan IC counter synchronous, yang membedakannya pada prinsip kerja di dalam IC. Output dari percobaan kedua IC yang digunakan memiliki output yang sinkron dengan inputan kedua IC.

2. Analisa hasil percobaan pada kondisi 3 dan 4

    Jawab : 

        Pada kondisi 3 semua switchnya mati baik S3, S2, S1, S0 sehingga menyebabkan output pada kedua IC on tetapi tidak counter. Sedangkan pada kondisi 4 input dari switch S3 dan S2 berlogika 1 (hidup), switch S1 nya dihubungkan pada clock up sehingga menghasilkan output counter up. Berikut merupakan kondisi pada 3a. Sedangkan pada percobaan 3b, kondisi 3 hanya satu swicth S2 yang hidup (berlogika 1) selebihnya mati. Maka output yang dihasilkan on tetapi tidak counter. Pada kondisi 4 nya S3, S2, S0 nya berlogika 1 dan S2 nya mati, maka output yang dihasilkan OFF (mati) dikarenakan S0 nya berlogika 1.

3. Apa pengaruj gerbang OR pada rangkaian?

    Jawab :

        Jika salah satu switch dari S1 dan S2 berbeda logikanya maka akan mengikuti kaki yang berlogika 1 namun keduanya sama-sama bernilai 1 dan 0. Maka, clock tidak akan berfungsi pada output dan output tetap.    

5. Link Download [Kembali]

Download file HTML [disini]

Download file rangkaian [disini]

Download file video percobaan [disini]

Download datasheet IC 74193 [disini]

Download datasheet IC 74192 [disini]

Download datasheet Seven Segment [disini]